- 相關推薦
用CPLD控制曼徹斯特編解碼器
摘要：討論如何使用CPLD實現單片機與曼徹斯特編解碼器的接口。設計時采用自頂向下的流程，具體電路可靈活地添加到各種曼徹斯特碼接口系統中。關鍵詞：曼徹斯特編解碼器 T2模式 T5模式
引 言
在油田測井中，井下儀在井下采集大量信息，并傳送給地面測井系統；但井下儀到地面這段信道的傳輸性能并不好，常用的NRZ碼不適合在這樣的信道里傳輸，而且NRZ碼含有豐富的直流分量，容易引起滾筒的磁化，因而選用了另外一種編碼 ——曼徹斯特碼。曼徹斯特編碼是串行數據傳輸的一種重要的編碼方式。和最常用的NRZ碼相比，曼徹斯特碼具有很多優點。例如，消除了NRZ碼的直流成分，具有時鐘恢復和更好的抗干擾性能，這使它更適合于信道傳輸。
但曼徹斯特碼的時序比較復雜，實現編解碼器和單片機的接口需要添加大量的邏輯電路，給電路設計和調試帶來很多困難。使用CPLD可大大簡化這一過程。CPLD（Complex Programmable Logic Devices）具有用戶可編程、時序可預測、速度高和容易使用等優點，這幾年得到了飛速發展和廣泛應用。上至高性能CPU,下至簡單的74電路，都可以用CPLD來實現。而且CPLD的可編程性，使修改和產品升級變得十分方便。用戶可以根據原理圖或硬件描述語言自由地設計一個數字系統，然后通過軟件仿真，事先驗證設計的正確性。PCB完成以后，還可以利用PLD的在線修改能力，隨時修改設計而不必改動硬件電路，從而大大縮短了設計和調試時間，減少了PCB面積，提高了系統的可靠性。
1 選用器件和開發軟件
1.1 選用器件(范文先生網www.ycxgx.cn收集整理)
（1）XC95144
Xilinx公司的XC9500系列產品具有業界領先的速度，同時，具有增強引腳鎖定結構和支持全面的IEEE Std. 1149.1 JTAG邊界掃描，向用戶提供了更高的靈活性。XC9500體系由多個同一功能塊組成，每個功能塊內含18個宏單元，引腳到引腳速度最快支持到5 ns；支持125 MHz時鐘速率，I/O口接口電平5 V、3.3 V或兩者皆可。其中XC95144內部有144個宏單元。
（2）HD-6408和HD-6409
HD-6408和HD-6409是Intersil公司的產品，兩者均是曼徹斯特編解碼器。
HD-6408編碼器轉換串行NRZ數據（通常來自移位寄存器）為曼徹斯特編碼，增加一個同步頭和一個奇偶位。解碼器識別這個同步頭，并判斷出這是數據同步，還是命令同步，數據解碼后移出NRZ碼（通常送到移位寄存器中）。最后檢查奇偶校驗位。如果沒有編碼或奇偶校驗方面的錯誤，解碼器將輸出一個有效信號，表明接收到一個有效的字。解碼器能夠向輸入的曼徹斯特碼字以很高的速率提供時鐘恢復和優異的抗干擾能力。HD-6408使用在很多商業應用場合，例如安全系統、環境控制系統及串行數據鏈等。它的數據傳輸速率高達1 Mb/s，開銷很小，20位中有16位可用來傳輸數據。
HD-6409曼徹斯特編解碼器使用原理與HD-6408略有差別，但基本相似。
1.2 使用軟件
CPLD編程軟件選擇Xilinx Foundation 3.1i。該軟件界面友好，功能強大，提供了開發CPLD所需的整個流程，包括：編輯、綜合、實現、仿真及 下載等。該軟件可人工指定引腳，編譯各個子模塊文件，并提供了兩種仿真：功能仿真和時序仿真。其中時序仿真對時序提出了要求，是更嚴格的仿真。
2 曼碼控制系統設計
2.1 系統說明
系統中，HD-6408以T2模式（20.8 Kb/s）從地面接收數據，HD-6409以T5模式 ( 93.75 Kb/s)向地面發送數據。
接收時，HD-6408接收外部傳來的曼碼數據，轉換成NRZ碼在CPLD里進行串并轉換，轉換完成后產生接收中斷，通知單片機取數據；發送時，單片機送給CPLD數據，進行并串轉換，移位輸出到HD-6409的輸入端，由HD-6409編碼發送出去。接收地址和發送地址均由CPLD解碼產生。HD-6408和HD-6409所需的外部時鐘源，通過CPLD對外部晶振分頻得到。
2.2 CPLD內部功能設計
2.2.1 系統總體框圖
設計CPLD內部電路時，采用了模塊化設計方法，內含5個模塊：16位串并轉換器、16位并串轉換器、分頻器、解碼器及控制器。系統頂層邏輯框圖如圖1所示。
以上模塊均采用VHDL語言描述。控制器是核心部分，實現對HD-6408接收和HD-6409發送的時序控制。
2.2.2 HD-6408解碼時序
HD-6408的接收時序如圖2所示。
（1）引腳定義
VW：輸出字有效信號。
DSC：解碼移位時鐘。
TD：接收數據信號。
SDO：串行數據輸出。
BZI、BOI：雙極性數據輸入。
（2）解碼時序過程
解碼器一直監視數據輸入線，當接收到有效的同步頭和兩個有效的曼徹斯特碼數據位后，便開始輸出。當同步頭被識別后，CDS引腳輸出同步的類型：如果接收的是命令，便輸出高并保持16個DSC周期；如果接收的是數據，就繼續保持低電平。TD變高，并在SDO輸出NRZ數據期間一直為高。SDO輸出一個字后，開始檢驗奇偶位。如果曼徹斯特碼和奇偶位都正確，VW信號輸出高，此時解碼器開始尋找新的同步頭，開始下一個接收周期。接收到新的有效的同步頭和兩個曼徹斯特碼位后，VW信號被復位；否則，在持續大約20個DSC周期后，VW信號變低。
2.2.3 HD-6409發送時序
HD-6409發送時序如圖3所示。
（1）引腳定義
SD/CDS：串行NRZ碼數據輸入。
CTS：清除準備發送信號。
ECLK：編碼時鐘。
BZO、BOO：曼徹斯特編碼數據輸出。
（2）編碼時序過程
CTS信號高無效，低有效。在CTS信號的下降沿，引腳BZO和BOO開始發送同步序列（8個曼碼“0”組成）。同步序列后就是命令同步脈沖（由1.5位高電平和1.5位低電平組成）。在輸出命令同步脈沖時，NRZ數據在ECLK的下降沿通過SD/CDS引腳輸入，這些數據編碼后在命令同步序列后持續輸出。這些碼字沒有奇偶校驗和字結構。編碼數據塊的長度由CTS決定。
2.2.4 VHDL源程序
控制器的VHDL源文件如下(程序較長，附核心部分)：
process (controlcs)
begin
if(controlcs 'vent and controlcs= '1') then
control_data <= databus;
end if;
end process;
ee08 <= reset and control_data(0);
lclk595 <= not td08;
sclk595 <=td08 and dsc08;
lclk597 <=control_data(3) and qq_out;
sclk597 <= (not(esc08 and sd08)) and (not eclk09);
tdd08 <= not(td08);
cdss08 <=not(cds08);
cts09 <= control_data(1);
load <=(ee_bit or (not(control_data(1))))and qq_out;
dr08 <= control_data(2);
ss08 <=control_data(4);
mr08 <= control_data(5);
信號說明如下：
control_data——8位控制寄存器；
controlcs——控制寄存器片選信號，低有效；
mr08——hd-6408的主復位信號，高有效；
dr08——hd-6408的編碼器復位信號，高有效；
ee08——hd-6408的使能信號，高有效；
ss08——編碼同步頭選擇；
cts09——hd-6409的使能信號，低有效；
lclk595——串并轉換器的載入數據信號；
sclk595——串并轉換器的時鐘信號；
lcl
k597——并串轉換器的載入數據信號；
sclk597——并串轉換器的時鐘信號；
load——16位計數器載入初值信號；
qq_out——16位邊界指示器；
tdd08——觸發中斷信號。
3 仿真與實現
本系統采用Xilinx公司生產的XC95144芯片，使用Xilinx Foudation 3.1i軟件進行開發。所用VHDL程序通過時序仿真和下載后，觀察波形并進行實際驗證，可以正確地接收和發送曼徹斯特碼，符合設計要求。
4 結 論
本系統時序配合嚴格，運行可靠，易于修改；可以根據需要，靈活地加入各種各樣的使用曼徹斯特碼通信的系統中。
【用CPLD控制曼徹斯特編解碼器】相關文章：
CPLD在發射機控制保護系統中的應用08-06
用CPLD實現單片機讀寫模塊08-06
一種基于CPLD的PWM控制電路設計08-06
用CPLD實現嵌入式平臺上的實時圖像增強08-06
用CPLD實現嵌入式平臺上的實時圖像增強08-06
CPLD器件的在系統動態配置08-06
CPLD在DSP系統中的應用設計08-06