- 相關推薦
基于Z85C30的多協議串行通信設計
摘要：簡要從硬件和軟件兩方面介紹一種嵌入式的多協議串行通信設計方案。該設計方案采用多協議串行通信控制器Z85C30及外圍電路開發，通過軟件編程，可滿足各種串行通信要求，如異步、按字節同步、按位同步等通信格式。關鍵詞：嵌入式系統串行通信控制器（SCC）Z85C30
引言
我們在嵌入式系統的開發過程中，經常需要設計串行通信口，用以同其它設備或計算機網絡交換數據。針對不同的應用場合及不同的通信格式，在硬件設計方面有許多不同的芯片可供選擇，如Intel8251A、Intel8274、Intel82530等。采用ZILOG公司的串行通信控制器Z85C30進行設計，和其它器件相比，具有功能強、速度快、外部邏輯少等優點。
1串行通信控制器Z85C30介紹
Z85C30是ZILOG公司推出的一種串行通信控制器（SCC）。它具有雙通道，適用于8位、16位處理器的系統，能夠完成串行到并行、并行到串行的轉換。Z85C30能夠處理諸如異步格式、面向字節的同步規程（如IBM雙同步規程）、面向比特的同步規程（如HDLC、SDLC）；能夠產生、檢查CRC循環冗余檢驗碼。
Z85C30每個通道有14個寫寄存器、7個讀寄存器。通過對其編程，可將通信控制器配置滿足各種格式，如數據長度、停止位的位數、有無奇偶檢驗等。
1.1Z850C30主要性能
①同步速率。16MHz時鐘下，傳輸速率達4Mb/s；使用16MHz時鐘，傳輸速率達1Mb/s（FM編碼）；使用16MHz時鐘，傳輸速率達500Kb/s（NRZI編碼）。
②異步性能。每個字符5、6、7或8位；1/2或2位停止位；奇或偶校驗；1、16、32、64倍時鐘格式；斷點產生和測試；奇偶、超載和幀出錯測試。
③按字節同步性能。內同步或外同步；1或2個同步字符；自動CRC產生、測試。
④SDLC/HDLC性能。異常中止序列的產生和檢測；“0”的自動插入和刪除，報文間標志的自動插入，地址段的識別，信息段剩余管理，CRC產生、測試；具有EOP識別/循不入口和出口的SDLC方式；可選NRZ、NRZI、曼徹斯特或FM編/解碼；具有時鐘恢復能力的數字鎖相環；具有自動回波和局部回送的診斷能力。
另外，Z85C30能在SDLC/HDLC方式下更高效地工作，如果有10×19位SDLC/HDLC幀狀態FIFO，14位SDLC/HDLC幀計數器，自動SDLC/HDLC標志發送，自動復位SDLC/HDLCUnderrun/EOM標志，自動預置SDLC/HDLCCRC等。
1.2Z85C30主要引腳簡介
Z85C30引腳按功能分為7組：數據地址總線、總線時序和復位、控制引腳、中斷控制、串行數據、通道控制引腳和時鐘引腳，如圖1所示。Z85C30引腳定義如圖2所示。
D7～D0：數據地址總線，用于傳送命令和數據。
RD、WR：讀、寫信號，用于對Z85C30的寄存器操作，低電平有效。
CE：片選信號。
A/B：A、B通道選擇，低電平表示選擇B通道，高電平選擇A通道。
D/C：數據/控制選擇，高電平表示與85C30之間傳輸的是數據，低電平表示與85C30間傳輸的是命令信號。
INT：中斷請求，低電平有效，當SCC需要申請中斷時，該信號有效。
INTACK：中斷響應，低電平有效。
IEI：中斷允許輸入。輸入，高電平有效。當有多個中斷源時，IEI和IEO一起組成中斷順序鏈優先級排隊電路。
IEO：中斷允許輸出。輸出，高電平有效。
PCLK：時鐘輸入，用來同步內部信號，是標準的TTL電平信號。
TxD、RxD：發送、接收數據，分A、B兩個通道。
TRxC、RTxC：通道時鐘，它們能被編程為幾種不同的操作械。RTxC能提供接收時鐘或傳送時鐘（在輸入方式），能提供傳輸時鐘計數器輸出（數據鎖相器）、晶體振蕩器輸出、波特率發生器輸出和輸入時鐘輸出（它們都是在輸出方式）。RTxC能提供接收時鐘、傳送時鐘、波特率發生器時鐘、數字鎖相環時鐘。
1.3Z85C30的接口時序
RD和WR是總線傳輸的兩個控制信號。CE、D/C、A/B和INTACK用于控制總線傳輸的類型。總線上傳輸的地址在有效后，RD和WR才變低。CE、WR和CE、RD鎖存地址的時序是一致的。
（1）讀周期時序
在RD和CE有效時，A/B和D/C上的地址被鎖存。在此周期內CE必須保持低，并且INTACK必須保持高。Z85X30的總線驅動設備只有在RD和CE都有效地才使能。在讀操作用D/C為高時，不會影響指針的狀態。當D/C為低且在內部操作完成后，指針復位到0。
（2）寫周期時序
在CE和WR有效時，A/B、D/C和數據D7～D0同時被鎖存。在此周期內CE必須保持低，并且INTACK必須保持高。在寫操作且D/C為高時，不會影響指針的狀態。當D/C為低且在內部操作完畢后，指針復位到0。
（3）中斷響應周期
當INTACK為低時，進入中斷響應周期。這個A/B、D/C、CE、WR信號都被忽略。
1.4Z85X30寄存器訪問
訪問寄存器有兩個步驟，是使用寄存器指針來完成尋址的。為尋址一個指定的寄存器，先通過寫入WR0的指針位來指定寄存器。因為Z85X30只有唯一的寄存器設置存在，因此，可以從兩個通道中的任意一個將指針寫入。當指針寫入后，再次的讀或寫周期（當D/C為低時）將存取剛才指定的寄存器。在讀和寫周期結束時，指針被復位到0。
對RR8（接收數據緩沖FIFO）的讀及對WR8（傳送數據緩沖FIFO）的寫操作，可以按以上方法進行，也可以在D/C為高時進行存取。當D/C為高時，可以直接對相應的數據寄存器進行存取，并且指針的狀態為獨立的。這樣，允許在一個周期內尋址數據寄存器，并且不影響指針的狀態。
2Z85C30與CPU的接口
以下介紹以8051作CPU與Z85C30的接口電路，如圖3所示。
Z85C30的時鐘選用7.0728MHz。54LS373用來鎖存片選信號和Z85C30的地址（用來區分命令、數據寄存器）。因為Z85C30的寫時序在數據有效后，才應出現WR的下降沿；在數據無效之前，應出現WR上升沿。用1片D觸發器54LS74和2個反相器件來延遲送到Z85C30的WR。由于電路設計為TTL電路，在實際的應用，還需加入TTL-RS232轉換電路芯片。
3軟件設計
3.1Z85Z30的I/O操作
X85C30有三種基本的I/O操作形式：查詢、中斷、塊操作。這三種I/O操作在初始化和數據傳送時涉及到寄存器操作。
查詢方式依靠軟件查詢串行控制器，從而決定什么時候數據應從串行控制器輸入或輸出。在此模式中，主中斷使能位和WAIT/DMA請求位都應編程為0，從而清除任何中斷或DMA請求。查詢是通過對RR0的狀態檢測進行的。在此模式中，中斷功能失效。在轉入數據處理前，必須對RR0讀分析，以決定進入怎樣的例程。
中斷方式中，串行控制器的每一個通道包括三個中斷源：接收器中斷、發送器中斷和外部/狀態中斷。
塊操作方式可將W/REQ輸出與WR1中的就緒/請求位配合。通過編程，W/REQ輸出在塊操作方式中能被定義為WAIT信號，在DMA方式中可作為REQ信號。
3.2軟件的編寫
不同的應用場合，對Z85C30的初始化流程不同，這就需要對Z85C30的寫寄存器賦予相應的初值。
圖38051與Z85C30的接口電路
在SCC初始化完成后，即可進行通信。傳送緩沖區和接收緩沖區全部為空。軟件把第1個傳送字符寫到傳送緩沖器，中斷才會產生。第1個傳送字符到了SCC的移位寄存器，傳送中斷產生。然后，SCC繼續判斷中斷，直到報文結束。報文結束時，應執行復位發送中斷賦值命令，用來禁止發送請求中斷。SCC檢測到最后一個字符，中斷將停止，直到另外的報文寫到傳送緩沖器。
寄存器RR2用來說明中斷矢量和狀態，它從B信道讀取。RR3是中斷賦值寄存器，用來指示中斷的類型，它從A信道讀取。
外部/狀態中斷源包括：斷點/異常中斷、發送欠載/報文結束中斷、CTS中斷、同步/搜索中斷、DCD中斷、零計數中斷。它由WR1和WR15設置，只有WR1中外部/狀態中斷允許位置和WR15中的相應控制位置位后，外部/狀態條件才會產生中斷。
結語
采用該設計方案，能夠滿足不同通信格式的要求，軟件編程可根據實際情況選用查
詢方式、中斷方式、DMA傳送方式，如需要可以加MODEM控制方式。由于Z85C30功能強大，在許多嵌入式系統、網絡設計方面，選用Z85C30作為通信控制器進行開發，完全能夠實現其預期的功能。
【基于Z85C30的多協議串行通信設計】相關文章：
一種多協議串行通信接口的設計方法08-06
基于CAN總線的多ECU通信平臺設計08-06
異步串行通信接口的IP核設計08-06
基于串行外設接口(SPI)的CAN總線隔離擴展設計08-06
一種基于鐵電存儲器的雙機串行通信技術08-06
基于PC/104的多串口通訊的設計08-06
基于SMS通信的直放站監控系統設計08-06